PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-034990

(43)Date of publication of application: 05.02.1992

(51)Int.CI.

H05K 3/32 H05K 13/04

(21)Application number: 02-141905

(71)Applicant: NEC KANSAI LTD

(22)Date of filing:

30.05.1990


(72)Inventor: MURASHIMA SHIGENOBU


(54) MANUFACTURE OF HYBRID INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To prevent the unsatisfactory open of the electrodes of an element by a method wherein with a conductive paste for electrode connection use printed on element mounting lands, dummy patterns for position recognition use are printed and an element mounting position is recognized by these dummy patterns and the element is mounted in the position.

CONSTITUTION: A pair of dummy patterns 6a and 6b for position recognition use, which are used as a reference, and respective lands 2a and 2b are first discriminated and binarized by a binary-coded image discriminating camera. At the time of mounting of an element 4, the element 4 has only to be installed in such a way that the its central part comes to the center position between the patterns 6a and 6b. According to such a way, even if the shift of printing is caused in a pair of conductive patterns and a pair of the dummy patterns, the patterns are simultaneously printed, are shifted by the same amount and the central positions





between the patterns are not shifted. Thereby, the element is mounted in the center between a pair of conductive pastes and the unsatisfactory open of electrodes of the element is prevented.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

19日本国特許庁(JP)

10 特許出願公開

◎ 公開特許公報(A) 平4-34990

識別記号

庁内整理番号

❸公開 平成4年(1992)2月5日

H 05 K 3/32 13/04

B M 6736-4E 8315-4E

審査請求 未請求 請求項の数 1 (全4頁)

滋賀県大津市晴嵐2丁目9番1号 関西日本電気株式会社

60発明の名称

混成集積回路装置の製造方法

②特 願 平2-141905

繁延

②出 願 平2(1990)5月30日

@ 発明 者

村島

25 1 2 (1000) 0) ; 00

内

勿出 願 人 関西日本電気株式会社

滋賀県大津市晴嵐2丁目9番1号

月 細

発明の名称

混成集積回路装置の製造方法

特許請求の範囲

表面実装基板のランドに導電性ベーストを印刷し、素子を2値化像識別カメラ方式により識別し、所定のランドに搭載する組立工程において、素子を搭載するランドに、電極接続用の導電性ベーストを印刷すると同時に、位置認識用ダミーパターンを印刷して、この位置認識用ダミーパターンにより素子の搭載位置を認識して搭載することを特徴とする混成集積回路装置の製造方法。

発明の詳細な説明

産業上の利用分野

この発明は混成集積回路装置(ハイブリッド I C)の製造方法における素子搭載方法に関し、特に、積層セラミックチップコンデンサ等の搭載位 置精度向上のため、ランド部の特定箇所に特別の 目印をつけるようにしたものである。

従来の技術

従来より、ハイブリッドICを製造する場合、 第3図a,b に示すように、表面実装基板1の上の 素子搭載部である一対のランド2a,2b にスクリー ンマスク印刷方式により、それぞれ導電性ペース ト3a,3b を印刷し、第4図a,b に示すように、素 子の一例として、積層セラミックチップコンデン サ4をランド2a,2b 部に素子の電極5a,5b がくる ように搭載している。なお、通常のハイブリッド ICでは、前記素子以外にも、ICや抵抗チップ などを同様な方法で、搭載する。また、積層セラ ミックチップコンデンサ4だけを、別ラインで、 半田ポンディング方式で搭載することもあるが、 コストアップの点からは、好ましくない。又、搭 載に際しては、コレットとよばれる真空吸着ペン (図示せず)により、積層セラミックチップコン デンサ4を吸着・保持してランド2a,2b 部に移動 し、定位置に搭載する。

このような定位置への搭載は、表面実装基板の表面と、ランド2a,2b とを、2値化像カメラにより識別し、これで認識されたランド2a,2b の位置を基準として、搭載位置を積層セラミックチップコンデンサ4の中心部が一対のランド2a,2b 間の中央にくるようにして行っている。

ここで、ランド2a,2b を基準にするのは、表面 の凹凸が少なく、フラットでしかも、ランドの端 部が比較的切り立っていて、表面実装基板1との 2値化が容易であるからである。

発明が解決しようとする課題

ところで、上記の従来の素子搭載方法では、 ランド2a,2b に対する表面実装基板1との2値化化をを基準に素子4の搭載位置を判定し、一対のランド2a,2b 間の中央部に素子4の中心部がくるように搭載するので、導電性ペースト3a,3b が、印刷ずれをおこしていた場合には、第4図a,b に示すように、例えば、一方の導電性ペースト3bから、離れた位置に素子4の素子の電極5bがくるので、初期的オープン、もしくは信頼性上の問題がおこ

て、まず、基準となる一対の位置認識用ダミーパ ターンとそれぞれのランドとを識別して 2 値化す る。そして、素子の搭載時には、その中心部が一 対の位置識別用ダミーパターンの中央位置にくる ように設定すればよい。

このようにすれば、たとえ、一対の導電性パターンおよび一対の識別用ダミーパターンに印刷ずれがおこっていても、それらは同時に印刷されていて同じだけずれており、その中央位置はずれないので、一対の導電性ペーストの中央に素子が搭載され、素子の電極のオープンは防止される。

実施例

第1図a,b は、この発明の一実施例である混成 集積回路装置の製造方法における導電性ペースト 印刷完了時、第2図a,b は同業子搭載後の図であ る。各図において、1は表面実装基板、2aと2bは ランド、3aと3bは印刷された導電性ペースト、6a と6bは一対の導電性ペースト3a,3b と同時印刷さ れたそえぞれ一対の位置識別用ダミーパターン、 4は積層セラミックチップコンデンサ、5aと5bは っていた。

なお、それを避けるために、2値化像識別を 導電性ベースト3a,3b を基準にするという方法も あるが、第4図b に示すように、導電性ベースト 3a,3b の表面は凹凸があり、その端部にはダレが あって、2値化像識別の誤差が大きくなるという 新たな問題があり、実現性に乏しい。

課題を解決するための手段

この発明は上記問題点を解決するために、、表 実装基板のランドに導電性ペーストを印刷し、素 子を2値化像数別カメラ方式により識別し、所定 のランドに搭載する組立工程において、素子ストを 載するランドに、電極接続用の導電性ペースを 印刷すると同時に位置認識用ダミーパターンを印刷して、この位置認識用ダミーパターンを印刷して、この位置認識用ダミーパターとより 子の搭載位置を認識して搭載することを特徴とす る混成集積回路装置の製造方法を提供するもので ある。

作用

上記の構成によると、2値化像識別カメラに

その素子の電極部である。ここで、位置識別用ダミーパターン Ga, Gb の大きさは、あまり大きくなく、すなわち凹凸誤差を小さくするようにして、かつ、2値化像カメラが十分認識できる大きさとする。又、設置する箇所は、一対の識別用ダミーパターン Ga, Gb の中心が一対の導電性ベースト 3aと 3bの中心に一致するところに設ける。これはスクリーンマスク印刷方式を適用すれば容易に実施できる。

この実施例によれば、一対の導電性ペースト3a,3b が印刷時にランド2a,2b に対する中心位置がずれても、2値化識別を導電性ペースト3a,3b とずれを同一とする位置識別用ダミーパターン6a,6b で行えるので、素子の電極5a,5b が導電性ペースト3a,3b から外れることはなく、オープンを防止できるという利点がある。

発明の効果

以上のように、本発明によれば、一対の2値化 像位置識別用ダミーパターンを導電性ペーストの 印刷時に同時に印刷し、その中心が、一対の導電

特開平4-34990 (3)

性ペーストの中央位置に一致するように、 ランド 部に配したことにより、 積層セラミックチップコンデンサ等の素子を導電性ペーストの中心付近に 搭載することができ、案子の電極のオープン不良を防止できる効果がある。

図面の簡単な説明

第1図a,b は、この発明の一実施例である混成 集積回路装置の製造方法における導電性ペースト 印刷完了時の状態を示す図であり、第1図a は平 面図、第2図b は縦断面図、第2図a,b は積層セ ラミックチップコンデンサ搭載後の状態を示す図 であり、第2図a は平面図、第2図b は縦断面図

第3図a,b および第4図a,b はそれぞれ従来法を説明するための第1図a,b および第2図a,b に対応する図であり、第3図a は平面図、第3図b は縦断面図、第4図b は縦断面図である。

1…表面実装基板、

2a,2b …ランド、

3a,3b …導電性ペースト、

4…素子(積層セラミックチップコンデンサ)、


5a,5b …素子の電極部、

Ga,Gb …位置識別用ダミーパターン。

特許出願人

関西日本電気株式会社





特開平4-34990 (4)

